[채용회사] 대기업 팹리스업체 Design Platform / Design Verification ( DV엔지니어 )경력직
[주요 업무]
-UVM(Universal Verification Methodology) 을 활용한 Digital IP 설계 검증
-SystemVerilog을 활용한 Assertion based Verification / Coverage Based Verification
-Display Driver IC / Gate Driver IC / VR / T-Con 제품군에 대한 설계 검증
-Real Number Modeling을 통한 AMS 검증-Script을 활용한 업무 효율성 강화
[지원자격]
- 학력 및 전공 : (학사 기준) 경력 2년 이상 / 전자,전기 등 전공
- 어학 능력 : TOEIC Speaking 혹은 OPIc IL 이상
[우대사항]
-System Verilog 및 UVM(Universal Verification Methodology) 사용 경험자
-C 또는 Python Language 활용 우수자
-TOP Simulation Infra 구축 경험자
-어학 능통자(영어)
(기타 정보}
# 고용구분 : 정규직
# 전형절차 : 서류전형 - 온라인 인성검사 - 1차면접 - 2차면접 - 처우협의
# 근무지 : 서울 강남구
_118x46.png)
